Hierarchical and Multiple-Clock Domain High-Level Synthesis for Low-Power Design on FPGA - Ecole Nationale d'Ingénieurs de Brest Accéder directement au contenu
Communication Dans Un Congrès Année : 2010

Hierarchical and Multiple-Clock Domain High-Level Synthesis for Low-Power Design on FPGA

Fichier non déposé

Dates et versions

hal-00663229 , version 1 (26-01-2012)

Identifiants

  • HAL Id : hal-00663229 , version 1

Citer

Ghizlane Lebreton, Philippe Coussy, Dominique Heller, Eric Martin. Hierarchical and Multiple-Clock Domain High-Level Synthesis for Low-Power Design on FPGA. International Conference on Field Programmable Logic and Applications, Aug 2009, Italy. pp.464-468. ⟨hal-00663229⟩
114 Consultations
0 Téléchargements

Partager

Gmail Facebook X LinkedIn More